2024电子行业报告：AI驱动HBM存储器市场增长分析
一、HBM凭高带宽优势成AI芯片主流选择，三大存储厂引领市场
（一）HBM具有高带宽优势，AI需求爆发驱动HBM快速增长
HBM（High Bandwidth Memory）即高带宽存储器，是一种基于3D堆叠工艺的DRAM内存芯片，具有高内存带宽、低能耗、更多I/O数量、更小尺寸等优势。随着显卡芯片快速发展，GDDR5已经逐渐不能满足对带宽的需求，技术发展也进入瓶颈期，阻碍了显卡芯片性能的持续提升。2009年AMD开始着手HBM的研发，并联合海力士在2013年首次实现HBM的制造问世。
在每个HBM封装内部，多个DRAM die通过TSV（硅通孔）和Microbump（微凸块）连接，堆叠后连接到下层DRAM的逻辑die；DRAM再通过uBump和Interposer（中介层）连接GPU芯片。Interposer再通过Bump连接到BALL，BGA ball再连接到封装基板上。
HBM技术快速迭代，向更大带宽、更快传输速率演进。2014年推出的HBM1带宽为128Gb/s，高于DDR4和GDDR5，容量为1GB，同时较小的尺寸能够消耗较低的功率；海力士在2018年推出了HBM2，性能是HBM1的2-3倍，带宽达到了307GB/s，容量扩大到了4-8倍。2020年海力士又推出了HBM2的扩展版本——HBM2E，带宽和容量进一步扩大，到2022年海力士推出并量产了全球首款HBM3，堆叠层数达到了8/12层，容量已提高到了16/24GB。2024年2月，美光科技表示，其HBM3E内存已开始量产，并将用于英伟达的H200 计算GPU，预计于2024 年第二季度发货。HBM3E最大容量为36GB，每引脚最大数据速率为9.2Gbps，最大带宽超过每秒1.18TB。
大模型要求算力提升速度加快，HBM助力突破存储瓶颈。ChatGPT爆火AI大模型迎来快速发展，引爆算力需求。GPT-3等超大语言模型对算力的提升速度要求已经突破了后摩尔时代算力提升速度的极限，“内存墙”已成为重要的性能瓶颈。内存墙问题不仅与内存的大小有关，还与内存的传输带宽有关。在过去20年间硬件的峰值计算能力提高了90000倍，即使存储器从DDR发展到GDDR6x，内存/硬件互联带宽也只提高了30倍。HBM相比DDR具有更高的带宽和更低的功耗，是高速计算平台的最优解决方案。
HBM3成高端AI训练芯片主流选择。目前NVIDIA的A100和H100，分别搭载了达80GB的HBM2E和HBM3，在Grace Hopper芯片中，单颗芯片的HBM搭载容量再提升20%，达到96GB。2024年GTC人工智能大会正式发布Blackwell芯片，单颗芯片的GPU显存容量高达192GB，搭载HBM3E，显存带宽有8TB/s。此外AMD的MI300也搭载HBM3，其中MI300X容量达192GB，八颗HBM3堆栈带宽达5.2TB/s。
HBM市场规模迎来快速增长，预计24年全球达169亿美元市场空间。为应对NVIDIA和大型CSP厂商对高带宽存储订单的不断增加，各大存储供应商持续扩大HBM 产量，TrendForce根据供应商当前的生产计划进行的预测表明，到2024 年，HBM 位元供应量将增加260%。2023年至2024年将是AI发展的关键年，将引发对AI 训练芯片的大量需求，从而提高HBM配置率。2023年起市场主要需求将从HBM2e转向HBM3，根据TrendForce数据及预测，2022-2024年HBM3需求占比分别为8%/39%/60%，HBM3凭借其卓越性能加持ASP 显著高于前序版本，或进一步推动HBM市场规模在2024 年达到169 亿美元，同比增长288%，届时HBM占DRAM产业产值比重或提升至20.1%，同比提升11.7pct。
（二）SK海力士独占半壁江山，三星&美光紧随其后
SK海力士具备先发优势，三星奋起直追，美光专注先进世代产品。当前HBM的量产厂商是三大存储厂，2012年海力士成功研发HBM1后，三星奋起直追，2016年即宣布开始量产4GB HBM2 DRAM，并在同年开始生产8GB HBM2。2019年8月，SK海力士宣布成功研发出新一代“HBM2e”；2020年2月，三星也正式宣布推出其16GB HBM2e产品“Flashbolt”，于2020年上半年开始量产。2021年10月，SK海力士发布了全球首款HBM3，并于2022年6月正式量产，供货英伟达，击败了三星再度于HBM上拿到了技术和市场优势。而另一大存储厂商美光在2018年放弃HMC后才转向GDDR6和HBM产品的研发，将更多研发投入HBM3E及更先进世代产品。
SK海力士独占HBM市场半壁江山，三星有望逐步缩小差距。根据TrendForce数据，2022年三大原厂HBM份额分别为SK海力士占比50%，三星占比约40%，美光（Micron）占比约10%。SK海力士目前在HBM3生产方面处于领先地位，是NVIDIA服务器GPU的主要供应商。由于三星从CSP获得的订单数量不断增加，预计2024年三星与SK海力士之间的市场份额差距将大幅缩小。主要专注于HBM3E开发的美光科技未来两年的市场份额可能会略有下降。
HBM供应依然紧俏，2024年订单量预计持续攀升。HBM Die Size较DDR5同制程与同容量尺寸大35～45%；良率（包含TSV封装良率），则比起DDR5低约20～30%；生产周期（包含TSV）较DDR5多1.5~2个月不等。HBM生产周期较DDR5更长，从投片到产出与封装完成需要两个季度以上。因此，急欲取得充足供货的买家需要更早锁定订单量，据TrendForce集邦咨询了解，大部分针对2024年度的订单都已经递交给供应商，除非有验证无法通过的情况，否则目前来看这些订单量均无法取消。以HBM产能来看，三星/SK海力士/美光至2024年底的TSV HBM月总产能有望达到130K/120~125K/20K。
二、HBM技术概述：TSV、MR-MUF与混合键合为关键工艺
HBM的加工流程包括前端的晶圆加工、后端的Bumping(凸点)和Stacking(堆叠)以及KGSD测试。TSV和MR-MUF封装技术是HBM技术应用的核心工艺，混合键合工艺应用前景良好。
（一）TSV：HBM制备核心工艺
TSV封装可以提高堆叠密度，降低互联延迟。TSV（Through-SiliconVias）即硅通孔技术，指在芯片上钻孔并通过铜、钨、多晶硅等导电物质的填充，实现芯片的垂直电气互联。硅通孔封装的优势在于：1）可以实现较小的封装尺寸：随着堆叠芯片及连接引脚（Pin）的数量增加，引线复杂度提高并且需要更多空间容纳引线；而硅通孔芯片堆叠不需要复杂布线，封装尺寸更小。2）硅通孔封装可以实现芯片直接向下方芯片发送信号，而引线键合封装需先将信号传输至基板再传输至芯片，信号传输路径更长，因此硅通孔封装可以大大降低互联延迟，提高运行速度。TSV结合微凸点，可以在三维方向获得最大的堆叠密度和最小的外形尺寸，同时大幅提高了芯片的速度和低功耗性能，被视为是继引线键合、载带自动键合（TAB）和倒装芯片之后的第四代封装互联技术。
HBM并非一种全封装产品，而是一种半封装产品。当HBM产品被送到系统半导体制造商那里时，系统半导体制造商会使用中介层构建一个2.5D封装，将HBM与逻辑芯片并排排列。由于2.5D封装中的基板无法提供用于支持HBM和逻辑芯片的所有输入/输出引脚的焊盘，因此需要使用中介层来形成焊盘和金属布线，从而容纳HBM和逻辑芯片。然后，再将这些中介层与基板连接。
TSV工艺价值量在HBM封装工艺中占比最高。根据3DinCites数据，配置为4 层DRAM core die和1层逻辑base die堆叠的HBM 结构，在99.5%和99%的芯片键合良率条件下，TSV 制造和TSV 通孔露出工艺分别占其成本的30%和28%。
TSV属于前道工艺，主要由存储原厂完成。用于生产HBM的DRAM颗粒需要在制造过程中预留TSV打孔的位置，属于定制颗粒。具体封装工艺流程：首先在晶圆制造过程中形成通孔（Via Middle）。随后在封装过程中，于晶圆正面形成焊接凸点。之后将晶圆贴附在晶圆载片上并进行背面研磨，在晶圆背面形成凸点后，将晶圆切割成独立芯片单元，并进行堆叠。
中通孔（Via Middle）的制备涉及刻蚀、沉积、电镀、抛光等工艺：首先在前道工序（Front-end of Line）中，在晶圆上制作晶体管，如互补金属氧化物半导体等。随后使用硬掩模（Hard Mask）在硅通孔形成区域绘制电路图案。之后利用干刻蚀（Dry Etching）工艺去除未覆盖硬掩膜的区域，形成深槽。再利用化学气相沉积工艺（Chemical Vapor Deposition）制备绝缘膜，如氧化物等。这层绝缘膜将用于隔绝填入槽中的铜等金属物质，防止硅片被金属物质污染。此外绝缘层上还将制备一层金属薄层作为屏障。此金属薄层将被用于电镀铜层。电镀完成后，采用化学机械抛光（Chemical Mechanical Polishing）技术使晶圆表面保持平滑，同时清除其表面铜基材，确保铜基材只留在沟槽中。然后通过后道工序（Back-end of Line）完成晶圆制造。
（二）MR-MUF：HBM3领先核心技术
MR-MUF相比目前主流堆叠工艺TC-NCF具有散热好等优势。MR-MUF（Mass reflow molded underfill）即批量回流模制底部填充，是将多个芯片放置在下层基板上，通过回流焊一次性粘合，然后同时用模塑料填充芯片之间或芯片与基板之间间隙的方法，该方法主要用于倒片封装和TSV芯片堆叠。目前主流的堆叠工艺是用TC-NCF的方式，即热压键合与非导电膜（NCF，NonConductiveFilm）相结合。NCF预先贴合在晶圆表面，覆盖凸点，在焊接过程中流动填充在芯片与芯片间，缓冲应力对芯片的影响的同时保护凸块。MR-MUF避免了TC-NCF在穿透中所需要的高温和压力，使用的EMC塑封料具有良好的导热性，可以将导热率提高两倍左右，有助于解决存储器的散热问题，具有显著优势。
MR-MUF和EMC塑封料是SK海力士实现HBM3技术升级的关键工艺及材料。2016年，SK海力士将批量回流焊技术应用在8层堆叠的HBM2E上，并使用具有优良导热性的塑封料作为间隙填充材料，改善了因存储器带宽增加而引起的散热问题，同时也大幅降低了TSV的制造成本。对于12层的HBM3产品，堆叠的DRAM芯片个数从8个（容量16GB）提到了12个（容量24GB），容量提升了50%，同时还要保持产品的厚度不变，需要将DRAM芯片打薄40%后再进行叠加，容易导致芯片弯曲等问题，芯片间隙也缩窄13%。SK海力士进一步改进使用的EMC塑封料和MR-MUF技术，在成功实现12层堆叠的同时还将散热性提高了约2.5倍，重新获得了在HBM市场的领先优势。
EMC是海力士实现HBM3快速迭代的关键材料。EMC（EpoxyMoldingCompound，环氧树脂模塑料）中文简称环氧塑封料，是用于半导体封装的一种热固性化学材料，由环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等填料，以及添加多种助剂加工而成，主要功能为保护半导体芯片不受外界环境（水汽、温度、污染等）的影响，并实现导热、绝缘、耐湿、耐压、支撑等复合功能。根据中国科学院上海微系统与信息技术研究所数据，90%以上的集成电路均采用环氧塑封料作为包封材料。
球形硅微粉是重要的环氧塑封料填料。填充率与硅微粉的颗粒形貌相关，硅微粉按产品颗粒形貌不同可分为角形硅微粉和球形硅微粉。以高端芯片为代表的大规模集成电路要求封装材料中的填充料超细，而且要求其具有纯度高、放射性元素含量低等品质，特别是对于颗粒形貌提出了球形化要求。球形硅微粉具有高耐热、高耐湿、高填充率、低膨胀、低应力、低杂质、低摩擦系数等优越性能，成为超大规模和特大规模集成电路封装料中不可或缺的功能性填充材料。根据立木信息咨询《中国电子级硅微粉市场调研与投资战略报告（2019版）》数据，当集成电路的集成度为1M-4M时，环氧塑封料应部分使用球形硅微粉，集成度8M-16M时，则必须全部使用球形硅微粉。
本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。
