封装行业： 中国半导体强势环节，先进封装正逢其时
封测（封装测试）：半导体产业链不可或缺的环节
封测是半导体产业链重要一环：集成电路产业链可以分为IC设计、晶圆制造（也称前道工艺）、封装测试（也称后道工艺） 三个核心环节，以及EDA/IP、半导体设备、半导体材料等三个支撑环节。集成电路封装测试是集成电路产业链中不可或缺的 环节，一直伴随着集成电路芯片技术的不断发展而变化。
封装主要是指安装集成电路芯片外壳的过程：包括将制备合格的芯片、元件等装配到载体上，采用适当的连接技术形成电气 连接，安装外壳，构成有效组件的整个过程。安装集成电路芯片（元件）的外壳时，可以采用塑料、金属、陶瓷、玻璃等材 料，通过特定的工艺将芯片（元件）包封起来，使得集成电路在工作环境和条件下能稳定、可靠地工作。
半导体封装主要有机械保护、电气连接、机械连接和散热四个作用：半导体封装的主要作用是通过将芯片和器件密封在环氧 树脂模塑料（EMC）等封装材料中，保护它们免受物理性和化学性损坏。随着芯片技术的发展，封装又有了新的作用，如功 能集成和系统测试等。
先进封装 vs. 传统封装
封装技术分为传统封装和先进封装：业界以是否采用焊线来区分，两种技术之间不存在明确的替代关系；传统封装具有性价 比高、产品通用性强、使用成本低、应用领域广的优点。
传统封装：主要是指先将晶圆切割成单个芯片再进行封装的工艺，利用引线框架作为载体，采用引线键合互连的形式进行封 装，主要包括DIP、SOP、SOT、TO、QFP等封装形式。
先进封装：主要是采用键合互连并利用封装基板来实现的封装技术，应用先进的设计思路和先进的集成工艺，对芯片进行封 装级重构，并且能有效提升系统高功能密度的封装，主要包括倒装芯片（FlipChip，FC）封装、晶圆级封装（Wafer Level Package，WLP）、2.5D封装、3D封装等。
先进封装：产业规模持续扩大，全球先进封装2026年或达482亿美元
全球封测产业市场规模：根据集微咨询预测，2022年全球封装测试市场规模为815亿美元左右，汽车电子、人工智能、数据 中心等应用领域的快速发展将推动全球封测市场持续高走，预计到2026年将达到961亿美元。
传统封装市场规模：汽车、消费电子、工业应用中大量的模拟芯片、功率器件、分立器件、MCU等核心芯片对于小型化和高 度集成化的要求较低，对于可靠性和稳定性的要求较高；因此这些关键终端领域将在未来较长时间内仍将延续这一趋势。根 据Yole统计，2022年，全球传统封装市场规模约为430亿美元，传统封装市场规模仍大于先进封装市场规模，并且在2021- 2026年的CAGR=2.3%，保持稳定增长。
全球半导体产业链向国内转移，封测产业成为中国半导体强势环节
中国封测产业市场规模：2022年中国封测产业规模小幅增长，达到2995亿元；需求端5G、HPC、汽车电子等新兴应用蓬勃发 展，为封测行业持续成长注入动力，根据中国半导体协会与集微咨询的预测，2026年中国封测市场规模将达到3248.4亿元。
中国封测产业市场结构：随着5G、高端消费电子、人工智能等新应用发展以及现有产品向SiP、WLP等先进封装技术转换，先 进封装市场需求维持了较高速度的增长。国内封测企业主要投资都集中在先进封装领域，带动产值快速提升，根据集微咨询 的预测，2023年，中国先进封装产值将达到1330亿元，约占总封装市场的39%。
先进封装四要素： RDL、TSV、Bump、Wafer
先进封装主要由四要素组成：RDL（再布线）、TSV（硅通孔）、Bump（凸块）、Wafer（晶圆），具备其中任意一个要素都 可以称为先进封装；其中在先进封装的四要素中，RDL起着XY平面电气延伸的作用，TSV起着Z轴电气延伸的作用，Bump起着 界面互联和应力缓冲的作用，Wafer则作为集成电路的载体以及RDL和TSV的介质和载体。
先进封装是相对概念，具有以下特点：1）封装集成度高，封装体积小；2）内部互联短，系统性能得到提升；3）单位体积内 集成更多功能单元，有效提升系统功能密度。
Bump（凸块）
Bump是一种金属凸点：从倒装焊FlipChip出现就开始普遍应用了，Bump的形状也有多种，最常见的为球状和柱状，也有块 状等其他形状。Bump起着界面之间的电气互联和应力缓冲的作用，从Bondwire工艺发展到FlipChip工艺的过程中，Bump起 到了至关重要的作用。
随着工艺技术发展，Bump尺寸越来越小：Bump的发展趋势是尺寸不断缩小，从球栅阵列焊球（BGA ball），其直径范围通 常在0.25-0.76mm，到倒装凸点（FC Bump），也被称为可控塌陷芯片焊点（C4 solder joint），其直径范围通常在100- 150μm，再到微凸点（micro bump），其直径可小至2μm。
RDL（再布线）
RDL（再布线）：旨在通过添加额外的金属层，对晶圆上已经形成的键合焊盘进行重新排列；利用重新分配层封装工艺，在 晶圆原本焊盘上形成新焊盘，以承载额外的金属引线。XY平面电气延伸和互联，在芯片设计和制造时，IOPad一般分布在芯 片的边沿或者四周，不适用于FlipChip；因此RDL在晶圆表面沉积金属层和相应介质层，并形成金属布线，对IO端口进行重新 布局，将其布局到新的，占位更为宽松的区域，并形成阵列排布。
RDL工艺工序：在重新分配层工艺中，首先通过溅射工艺创建一层金属薄膜，之后在金属薄膜上涂覆厚层光刻胶。随后利用 光刻工艺绘制电路图案，在电路图案的曝光区域电镀金层，以形成金属引线。由于重新分配工艺本身就是重建焊盘的工艺， 因此确保引线键合强度是十分重要的。这也正是被广泛用于引线键合的材料—金，被用于电镀的原因。
Wafer（晶圆）
晶圆承载系统工艺：是指针对晶圆背面减薄进行进一步加工的系统，该工艺一般在背面研磨前使用。晶圆承载系统工序涉及 两个步骤：首先是载片键合，需将被用于硅通孔封装的晶圆贴附于载片上；其次是载片脱粘，即在如晶圆背面凸点制作等流 程完工后，将载片分离。 晶圆边缘切筋工艺：对于采用硅通孔工艺封装的晶圆，在其进行载片键合前，应先对晶圆正面边缘进行切筋并去除修剪部分。
TSV（硅通孔）
Via-middle（中通孔）封装工艺：首先在晶圆制造过程中形成通孔，随后在封装过程中，于晶圆正面形成焊接凸点。之后将 晶圆贴附在晶圆载片上并进行背面研磨，在晶圆背面形成凸点后，将晶圆切割成独立芯片单元，并进行堆叠。
中通孔基本工序：首先在晶圆上制作晶体管，随后使用硬掩模在硅通孔形成区域绘制电路图案，之后利用干刻蚀工艺去除未 覆盖硬掩膜的区域，形成深槽；再利用CVD工艺制备绝缘膜（用于隔绝填入槽中的铜等金属物质，防止硅片被金属物质污 染）；此外绝缘层上还将制备一层金属薄层（将被用于电镀铜层）作为屏障；电镀完成后，采用CMP技术使晶圆表面保持平 滑，同时清除其表面铜基材，确保铜基材只留在沟槽中。
晶圆级封装： Fan-in & Fan-out & 技术延展
晶圆级封装：基本介绍
WLP（晶圆级封装）：晶圆级封装和传统封装不同，在封装过程中大部分工艺都是对晶圆进行操作，即在晶圆上进行整体封 装，封装完成后再进行切割分片；WLP分为Fan-in（扇入型）和Fan-out（扇出型），都采用了将锡球（I/O端子）直接连接 到芯片上的封装方法，而无需基板等媒体。
晶圆级封装优势：1）封装尺寸小，几乎等于芯片尺寸；2）高传输速度，高效能表现；3）高密度连接，提高单位面积连接密 度；4）生产周期短，WLP从芯片制造到成品的中间环节大大减少，生产效率高；5）工艺成本低，WLP在硅片层面上完成封 装测试，以批量化生产方式达到成本最小化目标。
晶圆级封装：预计2026年市场规模或将超30亿元
WLCSP封装：WLCSP封装在智能手机和可穿戴设备等通信和消费类应用的明显的增长趋势；根据Yole数据，随着WLCSP封装 规模增加，2022-2026年WLCSP封装的CAGR约为4.7%，预计2026年市场规模或将超30亿元。
扇出型封装：根据Yole预计，扇出型封装（晶圆和面板）的2022-2026年CAGR预计为12.0%，主要原因是台积电的InFO成功打 入苹果供应链。到2026年，整体扇出封装市场预计将达到35亿美元。
晶圆级封装分类：Fan-in & Fan-out
Fan-in（扇入型）：封装布线、绝缘层和锡球直接位于晶圆顶部，封装尺寸与芯片尺寸相同；由于锡球直接固定在芯片上， 无需基板等媒介，电气传输路径相对较短，电气特性得到改善；工艺成本较低，主要应用于面积较小、引脚数量少的芯片； 但因采用硅芯片作为封装外壳，物理和化学防护性能较弱，连接封装与PCB基板的锡球会承受更大应力，削弱可靠性。
Fan-out（扇出型）：随着IC工艺提升，芯片面积缩小，芯片面积内无法容纳足够的引脚数量，因此衍生出Fan-OutWLP封装 形态，实现在芯片面积范围外充分利用RDL连接，以获取更多的引脚数；由于要将RDL和Bump引出到裸芯片的外围，因此需 要先进行裸芯片晶圆的划片分割，然后将独立的裸芯片重新配置到晶圆工艺中，并以此为基础，通过批量处理、金属化布线 互连，形成最终封装。
2.5D/3D封装
2.5D/3D封装工艺
基于Z轴延伸的封装技术：主要是通过TSV进行信号延伸和互连，TSV可分为2.5DTSV和3DTSV，通过TSV技术，可以将多个芯 片进行垂直堆叠并互连；TSV技术是三维封装的关键技术，但RDL是不可或缺的，如果上下层芯片TSV无法对齐时，就需要通 过RDL进行局部互联。
2.5D封装：集成密度超过2D但达不到3D，先进封装领域特指采用了中介层（interposer）集成方式，中介层目前多采用硅材 料（成熟工艺和高密度互连特性）；高密度互联时，TSV几乎是不可缺少的，中介层TSV被称为2.5TSV。
3D封装：指芯片通过TSV直接进行高密度互连，芯片上直接生产的TSV被称为3DTSV。3DTSV优势：芯片相互靠得很近，延 迟会更少，此外互连长度的缩短，能减少相关寄生效应，使器件以更高频率运行，从而转化为性能改进，并更大程度的降低 成本。
3D封装市场规模
3D封装：3D堆叠被主要用于HBM(High Bandwidth Memory)、NAND和核心SoC的晶圆堆叠封装技术。据yole统计，2022- 2026年HBM、3DS和3D NAND的CAGR分别为48%、27%和82%；存储市场的快速增长将带来3D晶圆级堆叠封装市场的较大拉 升，3D堆叠预计2022-2026年的CAGR为21.7%。
SiP封装：5G大数据、数据连接、传感、成像和高性能计算等应用场景对芯片性能、电性能和热性能提出了更高的要求，并且 由于终端体积缩小，对芯片封装的体积也要求更薄/更小，推动了SiP在移动便携设备、游戏中台和数据服务器方面的快速增 长。
报告节选：
（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）
相关报告
半导体先进封装专题报告：枕戈待旦，蓄势待发！.pdf
锡业股份分析报告：半导体东风起，锡龙头乘风行.pdf
超威半导体研究报告：算力帝国的挑战者.pdf
京仪装备研究报告：国内半导体专用温控废气处理设备小巨人，持续受益于国产化浪潮.pdf
海外半导体设备公司专题分析：2024年中国大陆成熟制程开支稳定，HBM、先进逻辑驱动市场增长.pdf
天准科技研究报告：机器视觉平台化龙头，汽车、光伏、半导体多点开花.pdf
先进封装行业专题报告：CoWoS技术引领先进封装，国内OSAT有望受益.pdf
先进封装之板级封装专题报告：产业扩张，重视设备机遇.pdf
先进封装行业深度报告：AI浪潮推升先进封装需求，国产替代全面推进.pdf
先进封装设备行业深度报告：AI拉动算力需求，先进封装乘势而起.pdf
半导体封装材料行业深度报告：“后摩尔时代”，国产材料助力先进封装新机遇.pdf
