一、为何需要Chiplet？
1.1、Chiplet定义与优势
Chiplet定义：将单颗SoC“化整为零”为多颗小芯片（Chip），将多颗Chips进行封装的技术。可分为： 1）MCM：Multi-Chip Module，多芯片组件。MCM将多颗裸芯片连接于同一块基板（陶瓷、硅、金属基板）， 并封装到同一外壳。往下可细分为金字塔堆叠MCM和TSV（硅通孔）堆叠MCM。
2）InFO：Integrated Fan-Out，集成扇出封装。InFO指集成多颗进行扇出型封装，所谓扇出（ Fan-Out ），指 Die表面的触点扩展到Die的覆盖面积之外，增加了凸点布臵的灵活性并增多了引脚数量。InFO与MCM的区别 在于InFO强调扇出封装。 3）2.5D CoWoS：Chip on Wafer on Substrate，即从上往下为小芯片-interposer（转接板，硅wafer或其他材料）- IC载板。其与InFO区别在于，2.5D CoWoS多了一层interposer，InFO通常无interposer。 需注意，以上三种封装并无严格界限，其区别在于每一种形式侧重的封装要素不同。
1.2、国产化意义：助力弯道超车
美国制裁中国14nm以下先进制程。2020年，美国将中芯国际列入“实体清单”，限制中芯国际14nm及以下制 程的扩产。在此背景下，国产14nm制程产能处于存量、无法扩张的状态。在此背景下，Chiplet国产化意义： 1）Chiplet可提升国产14nm良率、规避美国限制。Chiplet通过“化整为零”缩小单颗die面积——die面积越小， 单片晶圆上的缺陷数量不变的情况下，坏点落在单颗die上对整片晶圆面积的影响比重，在减少，即良率越来 越高。国产厂商采用Chiplet，在国产14nm产能为存量的局面下，提升了实际的芯片产出——部分规避了美国 的限制。
2）Chiplet增加了晶圆供给来源，进一步规避美国限制。原先，单颗SoC使用的是统一的、与CPU制程一致的先 进制程；Chiplet则对核心CPU chip采用先进制程，其他如I/O芯片、存储芯片，用更成熟的制程。就国产而言， Chiplet减少了14nm宝贵晶圆的用量，部分地用28甚至45nm制程制作非核心的芯片，增加了晶圆供给来源。
3）Chiplet可提升芯片性能，突破美国先进制程的封锁。通常意义上，单位面积晶体管数量越多，芯片性能越 强。据Wikichip，台积电14nm每mm²晶体管数量在28.88百万个，10、7nm晶体管数量分别达到52.51、91.20百万 个，分别是14nm数量的1.8、3.2倍。Chiplet通过将两颗14nm芯片堆叠，实现单位面积晶体管数量翻倍。按台积 电规格简单测算，两颗14nm堆叠后的晶体管数量达到57.76百万个，接近10nm的数量水平——故从性能上大体 接近10nm芯片性能。对于中国而言，两颗14nm芯片堆叠，可以向下突破美国14nm制程的封锁，实现接近10nm 工艺的性能。
1.3、创新意义：AI芯片提质增效
当前AI芯片呈现几大趋势： 1）制程越来越先进。从2017年英伟达发布Tesla V100 AI芯片的12nm制程开始，业界一直在推进先进制程在AI 芯片上的应用。英伟达、英特尔、AMD一路将AI芯片制程从16nm推进至4/5nm。 2）Chiplet封装初露头角。2022年英伟达发布H100 AI芯片，其芯片主体为单芯片架构，但其GPU与HBM3存储 芯片的连接，采用Chiplet封装。在此之前，英伟达凭借NVlink-C2C实现内部芯片之间的高速连接，且Nvlink芯 片的连接标准可与Chiplet业界的统一标准Ucle共通。而AMD2023年发布的Instinct MI300是业界首次在AI芯片上 采用更底层的Chiplet架构，实现CPU和GPU之间的连接。
3）2020年以来头部厂商加速布局。AI芯片先行者是英伟达，其在2017年即发布Tesla V100芯片，此后2020以来 英特尔、AMD纷纷跟进发布AI芯片，并在2022、2023年接连发布新款AI芯片，发布节奏明显加快。
二、产业应用：海内外巨头躬身入局
2.1、AMD：Chiplet先行者
2019年AMD在ZEN2架构上首次引入Chiplet，带来两大优势： 1）降本。 ZEN2架构的精髓在于，将原先在每颗CPU里的I/O芯片独立出来，并集中成一颗I/O芯片，然后通 过Chiplet实现CPU连接I/O。其中CPU采用台积电7nm工艺，I/O芯片采用台积电14nm（针对EPYC）或 GlobalFoundries的12nm工艺（针对消费类CPU）。相比于原先ZEN架构采用同一制程，ZEN2架构不同芯片采 用最具性价比制程，可有效改善成本。此外，单颗核心复合体（CCX）面积大幅缩小（少了I/O面积，以 EPYC处理器为例，从60缩小至31.3mm²），良率提升，进一步改善成本。 2）降低延迟。 ZEN2架构中L3缓存从8MB提升至16MB，这一方面依赖于制程升级，一方面依赖于Chiplet减少 了I/O面积，使得芯片有更多的空间承载更大面积的缓存芯片。缓存越大，芯片延迟越低。
2022-23年，AMD在其游戏GPU和AI芯片中引入Chiplet： 1） 2022年AMD发布游戏GPU -RX 7900系列显卡。通过Chiplet，AMD RX 7900系列背后的RDNA3架构实现一 个“GCD”小核心和多个“MCD”小核心的连接，降低不需要高频运算的组件的制程，从而降低成本。 2）2023年AMD发布其目前最强AI芯片-Instinct MI300。MI300是业界首款在数据中心芯片中将CPU和GPU进行 集成封装的芯片。其通过3D堆叠，将9个5nm Chiplets堆叠4个6nm Chiplets，HBM3内存环绕两侧。 MI300背后是AMD针对数据中心图形的CDNA 3架构。 MI300的发布，意味着AMD在其3大产品系列（CPU、 游戏GPU、数据中心GPU）和背后的3大架构（ZEN系列和RDNA系列和CDNA系列）上，均引入了Chiplet。
2.2、海外巨头纷纷布局Chiplet
英特尔：已发布Chiplet相关芯片。2023年1月发布首款基于Chiplet设计的第四代Intel Xeon可扩展处理器及其 Max系列，其中Max系列采用3D Chiplet封装，涵盖5种以上差异化工艺节点。 英伟达：超级CPU遵循UCIe规范，对Chiplet态度积极。2022年英伟达发布Grace CPU Superchip，通过自家 NVLink-C2C技术实现芯片高速互连，且该芯片遵循由业界共同制定的小芯片互连规范UCIe。公司超大规模 计算副总裁 Ian Buck 表示：Chiplet和异构计算对于应对摩尔定律放缓是必要的，公司利用其高速互连技术， 帮助旗下GPU、CPU等创建通过Chiplet构建的新产品。
苹果：M1 Ultra采用Chiplet封装。2022年苹果发布M1 Ultra芯片，该芯片由两颗M1 Max芯片通过独特的 UltraFusion架构桥接而成。而据台积电而证实， M1 Ultra采用的是Chiplet里的InFO-LI（Integrated Fan OutLocal Interconnection）封装，其好处在于可以降低成本。
三、受益链条：封测、材料等多环节受益
3.1、空间：500亿美金大市场
2024年全球Chiplet芯片市场空间有望达500亿美金。据Gartner预测，Chiplet芯片市场在2020年空间为全球33亿美金， 2024年全球超500亿美金，2020-24年全球市场CAGR为98%。其背后是Chiplet在MPU、DRAM/NAND、基带芯片上加速 渗透。 2024年全球Chiplet封测市场空间有望达55亿美金。2022年全球封测市场空间为469亿美金，对应全球芯片销售额在5735 亿美金，封测占芯片产值的比重为8%。由于Chiplet涉及的封测难度更高、相对应地在芯片产值中价值量占比会更高， 假设2024年全球Chiplet芯片市场中，Chiplet封测成本占比为10%，则对应50亿美金的市场空间。
3.2、EDA：芯片重构带来国产导入良机
Chiplet带来EDA设计的新挑战：1）多颗小芯片集成，电、热、力、机械等多种物理量下如何保证芯片设 计指标和工作状态正常；2）需要对多芯片进行整合式EDA验证；3）设计和封装融为一体，EDA端要对应适 配； 芯片重构带来国产EDA导入良机：1）建立统一的EDA设计工具的国产统一标准；2）不同国产芯片的协同整 合测试；3）国产封测厂在PCB绕线、数字绕线、模拟绕线上可以给国产EDA提供经验；4）国产fab厂制定 统一的多芯片互联标准。——以上四点，国产EDA厂商均有地理和自主可控方便的优势，也是借助Chiplet 打开国产EDA局面的良机。
3.3、IP：Chiplet释放芯片IP化需求
Chiplet释放芯片IP化需求： Chiplet释放IP复用增量需求。Chiplet将大芯片“化整为零”，单颗Chip本质上是IP硬件化，Chiplet封 装可以看作是多颗硬件化的IP的集成。后续Chiplet芯片的升级，可以选择仅升级部分IP单元对应的 Chip，部分IP保留——从而实现IP复用，大幅缩短产品上市周期。 芯原股份作为国内IP供应龙头，有望受益于Chiplet发展。据Ipnest，芯原股份是中国大陆排名第一、全 球排名第七的半导体IP供应商，拥有图形/神经网络/视频/数字信号/图像/显示六大类处理器IP核，并具 备领先的芯片设计能力，近年来一直致力于Chiplet技术和产业的推进。2022年芯原推出了基于Chiplet架 构所设计的高端应用处理器平台，该平台12nm SoC版本已完成流片和验证。
3.4、减薄：Chiplet新增晶圆减薄需求
Chiplet兴起创造全新的减薄机应用场景： 传统减薄机，用于后道封装，主要涉及对芯片背面硅片的减薄、注塑后对塑胶表面的磨平。 以Chiplet为代表的3D IC兴起后，前道环节新增对减薄抛光机的需求——因为3D IC涉及到多颗晶圆的堆 叠，为了降低堆叠后芯片组厚度，需要对晶圆进行减薄。 华海清科减薄机2023年有望批量出货。公司针对3D IC领域的减薄抛光一体机已发到客户端进行验证，且验 证情况良好，预计该类产品在2023年实现批量出货。除此之外公司还拓展了针对封装领域的减薄机型，目前 也处于验证阶段。在技术层面，公司减薄类设备可以对标国际友商的高端机型。
3.5、封测：国产龙头已量产Chiplet
国产封测龙头，在Chiplet领域已实现技术布局： 通富微电已为AMD大规模量产Chiplet产品； 长电科技早在2018年即布局Chiplet相关技术，如今已实现量产，2022年公司加入Chiplet国际标准联盟 Ucle，为公司未来承接海外Chiplet奠定了资质基础； 华天科技Chiplet技术已实现量产，其他中小封测厂商已有在TSV等Chiplet前期技术上的积累。
3.6、ABF载板：Chiplet材料国产化空间广
Chiplet高增带动ABF载板需求提升： Chiplet芯片高算力特性，更适合于ABF载板应用。依据材料，可将IC载板分为BT 载板和ABF载板。相较于 BT载板，ABF材料可做线路较细、适合针脚数更多的高讯息传输IC，主要用于CPU、GPU、FPGA、ASIC等高 算力芯片。 2028年全球ABF载板市场有望达65亿美元。随着HPC发展和Chiplet渗透，ABF载板市场迎来快速增长。据 QYResearch，2023年全球ABF载板市场有望达50亿美元，至2028年有望增至65亿美元。 中国台湾、日本企业占据全球7成份额，国产化空间广阔。据半导体行业观察，中国台湾的欣兴、景硕、 南电和日本的Ibiden、Shinko共占据全球ABF载板市场近70%份额。中国大陆厂商面临广阔替代空间。
3.7、测试：Chiplet倍增CP测试需求
Chiplet倍增CP测试需求。Chiplet需要对每一颗Chiplet die进行封装前的CP测试（circuit probing）， 否则封装后任一颗die失效，将会使整个芯片组失效，成本代价高。相比于单芯片SoC测试，Chipet对芯片 的CP测试需求按照小芯片数量成倍增加，进而拉动了对测试服务、测试机的需求。
（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）
相关报告
半导体Chiplet专题分析：提质增效，助力国产半导体弯道超车.pdf
锡行业研究报告：半导体上游核心材料，供给趋紧+需求复苏下价格中枢有望持续提升.pdf
京仪装备研究报告：国内半导体专用温控废气处理设备专精特新“小巨人”.pdf
半导体设备行业专题报告：键合设备，推动先进封装发展的关键力量.pdf
半导体封装设备行业深度报告： 后摩尔时代封装技术快速发展，封装设备迎国产化机遇.pdf
半导体行业投资策略：AI有望推动新一轮半导体周期上行.pdf
