芯原股份：国内半导体IP龙头厂商， Chiplet开启第二成长曲线.pdf

2023-12-13

1页

1MB

一、依托自主半导体 IP，位居国内第一、全球第七市场地位

1.1 依托自主半导体 IP，提供一站式和 IP 授权服务

芯原是一家依托自主半导体 IP，为客户提供平台化、全方位、一站式芯片定制服务和半导体 IP 授权服务的企业。公司至今已拥有高清视频、高清音频及语音、车载娱乐系统处理器、视频监控、物联网连接、智慧可穿戴、高端应用处理器、视频转码加速、智能像素处理等多种一站式芯片定制解决方案，以及自主可控的图形处理器 IP、神经网络处理器 IP、视频处理器 IP、数字信号处理器 IP、图像信号处理器 IP 和显示处理器 IP 六类处理器 IP、1,500 多个数模混合 IP 和射频 IP。主营业务的应用领域广泛包括消费电子、汽车电子、计算机周边、工业、数据处理、物联网等，主要客户包括芯片设计公司、IDM、系统厂商、大型互联网公司、云服务提供商等。

盈利模式：公司主要通过向客户提供一站式芯片定制服务和半导体 IP 授权服务取得业务收入。 1）一站式芯片定制服务：一站式芯片定制服务收入主要系公司根据客户芯片定制需求，完成客户芯片设计和制造中的全部或部分业务流程环节所获取的收入。在芯片设计阶段，公司主要负责芯片设计工作，并获取芯片设计业务收入，该阶段通常以里程碑的方式进行结算。当芯片设计完成并通过验证后，客户将根据终端市场情况向公司下达量产芯片的订单，订单通常包含量产芯片的名称、规格、数量、单价等要素，公司将依据客户订单为其提供芯片的委外生产管理服务，交付符合规格要求的芯片产品并获取芯片量产业务收入，该阶段通常在客户下达生产订单时预收一部分款项，待芯片完工发货后收取剩余款项。 2）半导体 IP 授权服务：半导体 IP 授权服务收入主要系公司将其研发的半导体 IP 授权给客户使用所获取的收入。在客户芯片设计阶段，公司直接向客户交付半导体 IP，并获取知识产权授权使用费收入。该阶段通常在签署合同时收取一部分款项，待 IP 交付完成后收取剩余款项。待客户利用该 IP 完成芯片设计并量产后，公司依照合同约定，根据客户芯片的销售情况，按照量产芯片销售颗数获取特许权使用费收入，该阶段客户通常按季度向公司提交芯片销售情况作为结算依据。

1.2 两大业务助力业绩增长，持续重视研发未来可期

两大业务助力业绩增长，盈利能力不断增强。得益于公司独特商业模式，即原则上无产品库存的风险，无应用领域的边界，以及逆产业周期的属性等，公司业务快速发展，行业地位和市场竞争力不断提升，保持营业收入同比快速增长趋势。2017-2022 年营业收入从 10.80 亿元上升到 26.79 亿元，复合增长率接近 20%，相应的归母净利润也从-1.28 亿元上升到 0.74 亿元，并且在 2022 年扣非后归母净利润首次扭亏达到 0.13 亿元。截止 2023 年中报，公司在手订单金额 21.37 亿元，其中一年内转化的在手订单金额 14.05 亿元，占比 65.73%。公司业务主要分为一站式芯片定制业务（包括芯片设计业务收入、量产业务收入）与半导体 IP 授权业务（包括知识产权授权使用费、特许权使用费收入），其中一站式芯片业务占比达到 60%以上，公司主要为芯片设计公司、 IDM、系统厂商、大型互联网公司、云服务提供商等客户提供一站式芯片定制业务。

下游应用以物联网业务为主，数据处理业务增长迅速。2021-2023H1 物联网占营业收入比重持续提升，从 25.44%提升到 43.32%，2023 年上半年公司物联网领域实现营业收入 5.13 亿元，同比上涨 47.00%，该领域收入占营业收入比重为 43.32%，同比提升 14.55 个百分点。公司数据处理领域实现营业收入 1.77 亿元，同比上涨 70.30%，占营业收入比重 14.97%，同比提升 6.39 个百分点。（1）半导体 IP 授权业务（包括知识产权授权使用费、特许权使用费收入）下游应用领域：2021-2023H1 计算机周边及数据处理业务占营业收入比重总和接近 60%， 2023H1 公司半导体 IP 授权业务应用于数据处理领域的收入为 1.41 亿元，同比上涨 131.09%，占半导体 IP 授权业务整体营业收入的 35.30%；应用于计算机及周边领域的收入为 0.97 亿元，同比上涨 10.74%，占半导体 IP 授权业务整体营业收入的 24.29%。（2）一站式芯片定制业务（包括芯片设计业务、量产业务收入）下游应用领域：2021-2023H1 物联网占营业收入比重大幅提升，2023 年上半年公司一站式芯片定制服务业务应用于物联网领域的收入达到 4.84 亿元，占一站式芯片定制业务整体营业收入的 62.22%；应用于消费电子领域的收入为 1.43 亿元，占一站式芯片定制业务整体营业收入的 18.31%。

量产业务规模化效应显现，毛利率与净利率改善明显。2017-2022 年，公司量产业务的规模化效应进一步显现，公司毛利率和净利率逐步改善，2022 年毛利率达到 41.59%，净利率为 2.76%，分产品来看，半导体 IP 授权业务毛利率一直处于高位，其中，知识产权授权使用费收入保持 88%以上毛利率，特许权使用费收入毛利率为 100%。一站式定制服务业务毛利率主要与下游客户有关系，其中芯片量产业务收入直接受客户终端产品出货情况影响，随着公司芯片量产业务能力的提升为客户带来更高价值，也为公司带来更高的议价能力，公司芯片量产业务毛利率由 2021 年的 15.40%提升至 2022 年的 24.18%，同比上涨 8.78 个百分点。由于公司芯片设计业务多为定制化服务，受下游客户具体需求的变化影响较大。

不断加大研发投入，搭建稳定研发技术团队。芯原在全球范围内拥有中国上海、成都和北京，美国硅谷、达拉斯五大设计研发中心，全球总员工人数超过 1400 人，其中研发人员占总员工比例超过 85.97%，公司硕士及以上文凭的研发人员占比达 83.60%，近三年每年研发投入占营业收入的比例均在 30%以上。公司建立了一套较为完善的持续创新机制，包括与外部全球知名客户和供应商的深度合作，内部对研发人员和研发项目创新激励制度和措施，人才的引进和培养，产业链上下游价值的发现，全球集成电路行业优秀标的资源的推介、投资和收购等。芯原的研发投入和研发能力一直保持在较高水平，以保持其半导体 IP 储备和一站式芯片定制业务的竞争优势，从而打造了高竞争壁垒。

1.3 公司为国内排名第一 IP 提供商，丰富 IP 库为成长根基

公司是中国大陆排名第一的半导体 IP 供应商，知识产权授权使用费收入排名全球第五。根据 IPnest 的统计数据，从半导体 IP 销售收入角度，芯原是 2022 年中国大陆排名第一、全球排名第七的半导体 IP 授权服务提供商；在全球排名前七的企业中，IP 种类排名前二。2022 年，芯原的知识产权授权使用费收入排名全球第五。知识产权授权使用费收入的全球排名高于 IP 整体收入的全球排名，反应了公司的 IP 整体业务具有很好的成长性——随着后续客户产品的逐步量产，公司将进一步收取特许权使用费收入，公司 IP 授权业务的规模效应将进一步扩大。从 IP 覆盖种类来看，公司除了中央处理器和嵌入式非挥发性存储器外没有覆盖外，公司拥有数字处理器、图形处理器、图像信号处理器等丰富 IP 库。

芯原的处理器 IP 主要包括图形处理器 IP（GPU IP）、神经网络处理器 IP（NPU IP）、视频处理器 IP（VPU IP）、数字信号处理器 IP（DSP IP）、图像信号处理器 IP（ISP IP）和显示处理器 IP（Display Processor IP）。芯原的 Hantro 视频处理器 IP 已被全球前 20 大云平台解决方案提供商中的 12 个采用，并被中国前 5 大互联网提供商中的 3 个采用。公司的视频编解码器技术可以单核支持 8K 分辨率（15fps）或 4K 分辨率（60fps）实时视频编解码，并可通过多核扩展技术实现单路更高性能的编解码（如通过双核扩展达到单路 8K 分辨率（30fps）或 4K 分辨率（120fps）编解码），且可根据客户需求灵活配置产品功能。

芯原的神经网络处理器（NPU）IP 已被 68 家客户用于其 120 余款人工智能芯片中。这些内置芯原 NPU 的芯片主要应用于物联网、可穿戴设备、智慧电视、智慧家居、安防监控、服务器、汽车电子、智能手机、平板电脑、智慧医疗等 10 余个市场领域，奠定了芯原在人工智能领域全球领先的根基。芯原 GPU IP 已经耕耘嵌入式市场近 20 年，在多个市场领域中获得了客户的采用，包括数据中心、汽车电子、可穿戴设备、PC 等。芯原自主知识产权的通用图形处理器（GPGPU）可以支持大规模通用计算和生成式 AI（AIGC）相关应用，现已被客户采用部署至可扩展 Chiplet 架构的高性能人工智能（AI）芯片，面向数据中心、高性能计算、汽车等应用领域。

数模混合 IP 指基于晶圆厂工艺的，用于处理由光、声音、速度、温度等自然模拟信号所转化成的连续性模拟电信号的 IP。芯原的数模混合 IP 包括 SoC 基础 IP、数据接口 IP、人机界面 IP、电源管理 IP、单元库与存储 IP 等，其在不同晶圆厂的不同工艺节点上开发的数模混合 IP 共计 1500 多个。芯原针对物联网应用领域开发了多款低功耗高性能的射频 IP 和基带 IP，支持包括蓝牙、Wi-Fi、蜂窝物联网、多模卫星导航定位等在内多种技术标准及应用，采用 22nm FD-SOI 等多种工艺，部分射频 IP 已在多款客户 SoC 芯片中集成并大规模量产。

二、IP 为芯片设计提供基本模块，新产品、制程迭代等催生新需求

2.1 IP 为芯片设计提供基本模块

IP 核是指芯片中具有独立功能的电路模块的成熟设计。IP 核中的 IP (Intellectual Property) 是知识产权的英文简称，IP 核则是指具有知识产权的集成电路芯片核的总称，是经过反复验证过的、具有特定功能的、可以重复使用的、包含特定核心元素的（指令集、功能描述、代码等）集成电路设计宏模块（逻辑或功能单元），如 AHB、APB、以太网、SPI、USB、UART 内核等，主要应用于 ASIC 或 FPGA。通俗来说，IP 核就是指芯片中具有独立功能的电路模块的成熟设计，可以简单类比为一个建筑的结构件或者是一个拼图的组成图块。一个复杂的芯片是由芯片设计者自主设计的电路部分和多个外购的 IP 核连接构成的，要设计一款芯片，设计公司可以外购芯片中所有的 IP 核，仅设计芯片中自己有创意的、自主设计的部分，并把各部分连接起来。IP 复用类似“拼图”，同时芯片设计要考量 IP 核的许多参数和指标，并要把各个 IP 核和自主设计部分正确连接，保证整个芯片的功能和性能正确无误。

IP 产业崛起是 21 世纪半导体产业成熟度跃升、增量需求扩大、设计分工细化的结果。IP 的作用主要有四个方面：（1）使芯片设计化繁为简，缩短芯片设计周期，提高复杂芯片设计的成功率。（2）IP 开发和 IP 复用技术使小公司设计大芯片成为可能；（3）使系统整机企业可以设计自己的芯片，提升自主创新能力和整机系统的自主知识产权含量；（4）使芯片设计行业摆脱传统 IDM 模式，成为产业链上独立的行业，促进了芯片设计业迅猛发展。目前，许多中小微芯片设计公司虽然设计能力和水平有限，但出于抢占市场，缩短芯片设计周期的需要，会外购许多 IP 核来完成自己的芯片设计项目。业界的 IP 开发商、IP 提供商数量不断增加，也变得越来越专业。各种功能、各种类型的 IP 核不断涌现。IP 交易活动也日趋普遍，交易金额也越来越大。

按照交付方式分类： IP 核有行为(Behavior)级、结构(Structure)级和物理(Physical)级三个层次的分类，对应着三个种类型的 IP 核，它们是由硬件描述语言设计的软核 (Soft IP Core)、完成结构描述的固核 (Firm IP Core) 和基于物理描述并经过工艺验证的硬核 (Hard IP Core)。行为级和结构级设计阶段的工作一般称为前端设计，物理级设计阶段的工作一般称为后端设计。客户选用不同类型的 IP 核，可以自行配置调整，从而灵活快捷地进行芯片设计。 1） IP 软核：它是用硬件描述语言(HDL)设计的独立功能的电路模块。从芯片设计程度来看，它只经过了 RTL 级设计优化和功能验证，通常是以 HDL 文本形式提交给用户。所以它不包含任何物理实现信息，因此，IP 软核与制造工艺无关。借助于 EDA 综合工具，用户可以很容易与其它 IP 软核，以及自主设计的电路部分合成一体，并根据各种不同半导体工艺，设计成具有不同性能的芯片。 2） IP 固核：它的设计程度介于 IP 软核和 IP 硬核之间，它除了完成 IP 软核所有的设计外，还完成了门级电路综合和时序仿真等设计环节。一般地，它以门级电路网表的形式提供给用户。 3） IP 硬核：它提供了电路设计最后阶段掩模级的电路模块。它以最终完成的布局布线网表形式提供给用户。IP 硬核既具有结果的可预见性，也可以针对特定工艺或特定 IP 提供商进行功耗和尺寸的优化。

实际设计工作会需要非常多的反复设计、修改、验证工作，还要考虑代工厂的制造工艺。实际上，从芯片最初的架构设计到最后的流片，验证工作贯穿了整个设计流程，目前整个芯片设计 70%左右的工作量已经被验证所占据。采用 IP 授权方式设计和开发芯片可以帮助芯片设计企业加速产品上市，抢占先机。（1）从 IC 产业构成来看，IP 属于关键的底层技术。经过验证的优质 IP 模块，具有高性能、功耗低、可复用、可规模化、成本适中等特点，可作为独立设计成果被交换、转让和销售。（2）从技术的角度来看，IP 是 EDA 发展和芯片复杂化的结果。使用 IP 模块可以让芯片设计厂商基于“模块”开发，避免了重复劳动，有利于芯片设计厂商将精力聚焦到提升核心竞争力的研发中。（3）从市场的角度来看，IP 是半导体行业分工精细化的结果。在智能终端创新升级加速的阶段，快速的芯片设计并推出产品是抢占市场的重要手段，IP 核让研发团队仅须整合预先制作的功能区块，不须进行任何设计或检验作业，即能迅速开发大型的系统单芯片设计。

IP 核可应用于芯片中绝大部分功能部件。当前的 IP 供应商可提供芯片中绝大部分部件的 IP，如处理器、外围接口、模拟部件、RAM/ROM、安全模块等，不同组件对应于不同 IP 需求。通过将不同组件的 IP 组合起来构成一块完整的芯片设计版图。

半导体 IP 为芯片设计提供基本模块，Fabless 与 IDM 企业为 IP 核厂商的主要下游客户。半导体 IP 是指芯片设计中具有特定功能、经过重复验证、可重复使用的功能模块。因芯片中有经常被重复使用的通用功能，半导体 IP 将通用功能模块预先设计，在芯片设计中结合使用 EDA 软件来提高芯片设计效率、降低开发成本。

2.2 IP 市场规模逆势上涨

2022 下半年开始，全球半导体产业开始进入下行期，而与之对应的 IP 市场逆势上涨。IPnest 于 2023 年 4 月发布了“设计 IP 报告”，2022 年设计 IP 收入规模达到 66.77 亿美元，相较于 2021 年的 55.22 亿美元同比增长了 20.9%，前 10 大 IP 供应商的增长率为 24.6%，而其他 IP 供应商的增长率为 8.1%，特别是前 5 名中的 4 家： Arm、Synopsys、Imagination 和 Alphawave 的增长均超过市场，分别为 24.5%、22.1%、23.1%和 94.7%。

以 Synopsys 为代表的接口 IP 市场份额增加约 7 个百分点，而以 ARM 为代表的处理器 IP 市场份额下降约 8 个百分点。根据 Ipnest 数据，2016-2022 年，全球 IP 市场增长了 94.8%，排名第一的 ARM 增长 66.5%，排名第二的 Synopsys 增长 194%，Cadence（排名第三）增长 203%，对应的市场份额也发生了变化，ARM 从 2016 年的 48.1%下降到 2022 年的 41%，Synopsys 从 13.1%上升到 22%，Cadence 从 3.4%上升到 5.4%；ARM、Synopsys、 Cadence 对应的复合增长率分别为 8.9%、19.7%、20.3%。厂商市场份额的变化受到下游市场结构变化的影响： 2017 年-2022 年间，接口类别市场占比从 18%增长到 24.9%；而如 CPU、GPU 和 DSP 这样等处理器的市场占比从 57.6%下降到 49.5%；物理和数字这两类几乎稳定。另外，根据 BIS 数据测算，半导体 IP 市场将在 2027 年达到 101 亿美元，2018 年-2027 年的复合增长率为 9.13％。其中处理器 IP 市场预计在 2027 年达到 62.55 亿美元， 2018 年-2027 年的复合增长率为 10.15％；数模混合 IP 市场预计在 2027 年达到 13.32 亿美元，2018 年-2027 年的复合增长率为 6.99％；射频 IP 市场预计在 2027 年达到 11.24 亿美元，2018 年-2027 年的复合增长率为 8.44％。

2.3 IP 营收模式为前期授权费加上后期版税

IP 厂商一般采用收取前期 IP 许可费 (IP License) +后期按芯片出货量计算的版权费 (Royalty) 的商业模式。前者是将集成电路设计时所需用到的经过验证、可重复使用且具备特定功能的模块（即半导体 IP）授权给客户使用，并提供相应的配套软件与技术支持。后者为向客户交付 IP 时进行一次性收费，为客户完成芯片量产和销售按费率产生收入，版税收入将依赖于客户搭载 IP 产品的销售。海外龙头公司均采用收取 IP 授权费与版税的营收模式，国内半导体 IP 公司除了采取类似的收入模式外，还基于独立设计 IP 提供芯片定制服务。海外龙头公司业务模式成熟、客户稳定，其业务收入主要来源于版税，而国内 IP 厂商尤其是新兴厂商，进入市场晚，业务收入仍以授权为主。

ARM 的商业模式：作为半导体企业，ARM 独特的商业模式是不设计和制造整芯片，而是专注处理器内核架构的授权。ARM 一直以来保持作为处理器 IP 供应商的中立地位。中立地位帮助 ARM 通过架构授权广泛推广了基于 ARM 架构的生态系统。ARM 处理器架构授权主要分为指令集授权和处理器架构授权两个层次：一是 ARM 指令集架构授权，二是 ARM 处理器架构授权。公司收入来源包括：（1）对半导体公司的授权费用，一定时间范围内是一次性的；（2）半导体公司向其他客户销售芯片的 Royalty 费用，客户每生产一颗芯片 ARM 都有一定百分点的版税收入；（3）向半导体公司、用户提供技术咨询服务的费用。根据 ARM 资料，IP 产生收入的时间轴为，今天签署的许可证预计至少在 2-3 年内不会产生特许权使用费收入，如果这些芯片在商业上取得成功，3-4 年可以带来额外的 Royalty 费用收入流，收入流可能会持续数年甚至数十年。

ARM 版税与授权等其他比例 6：4，版税为公司主要收入来源。自 2016 年 ARM 被软银集团（SBG）收购以来，Arm 大幅增加了研发投资，以确保能够开发出适合所有这些新机遇的技术，2022 财年，随着新产品不断上市，Arm 的收入进一步增长。2022 年财年度实现的收入 28.17 亿元美元，同比增长 5.70%，基于 ARM 芯片售出货量达到 306 亿颗，同比增长 4.7%。毛利率达到 95.04%，版税业务、授权等其他业务收入占比 63%、37%，其中版税业务在 2022 年收入创历史新高，达到 17.83 亿元，同比增长 16.1%，主要来自于：（1）高端智能手机所用芯片的收入增长，尤其是 5G 智能手机，其使用的 Arm 技术比 4G 智能手机更多。（2）一些云服务提供商的数据中心不断增加基于 Arm 的芯片。（3）汽车市场采用更多基于 Arm 的芯片。授权等其他业务 2022 年实现收入为 10.34 亿元，同比下降 8.5%，主要原因：（1）由于与高价值、多年期协议相关的收入在 2021 财年确认；（2）部分被最近推出的许可证（例如 Arm Total Access 许可证）所抵消。

2.4 新产品、新制程、成本等将催生新的 IP 需求

集成电路产业链由上游的 EDA 工具、IP、设计服务、材料和设备，中游的集成电路设计、晶圆制造、封装测试以及下游的系统厂商组成。随着集成电路行业的不断发展，行业内分工不断细化。集成电路设计产业的参与者可以细分为集成电路设计公司，以及其上游的 EDA 工具供应商、半导体 IP 供应商和设计服务供应商等。公司主要涉及的细分领域为集成电路设计服务市场和半导体 IP 市场。

随着线宽不断微缩，对应集成硬件 IP 数量迅速增加。随着超大规模集成电路设计、制造技术的发展，集成电路设计步入 SoC 时代，设计变得日益复杂。随着先进制程的演进，线宽的缩小使得芯片中晶体管数量大幅提升，使得单颗芯片中可集成的 IP 数量也大幅增加。根据 IBS 报告，以 28nm 工艺节点为例，单颗芯片中已可集成的 IP 数量为 87 个。当工艺节点演进至 7nm 时，可集成的 IP 数量达到 178 个，5nm 集成数字 IP 数量与数模混合 IP 的数量分别为 126 个、92 个，总计达到 218 个，相比 7nm 增长了 22.47%。单颗芯片可集成 IP 数量增多为更多 IP 在 SoC 中实现可复用提供新的空间，从而推动半导体 IP 市场进一步发展。

随着晶体管数量增加，晶体管单位成本快速下降，设计成本逐渐提高。随着先进工艺节点不断演进，芯片的线宽不断缩小，单颗芯片上可容纳的晶体管数量也快速增加，单位面积性能得以相应提升。根据 IBS 报告，以 80mm²面积的芯片裸片为例，在 16nm 工艺节点下，单颗裸片可容纳的晶体管数量为 21.12 亿个；在 7nm 工艺节点下，该晶体管数量可增长到 69.68 亿个。单位面积下晶体管数量的快速上升促使晶体管的单位成本快速下降。根据 IBS 报告，以全球某领先智能手机公司为例，其晶体管的生产成本在 16nm 工艺节点下为每 10 亿个晶体管 4.98 美元，而 7nm 工艺节点下仅为 2.65 美元。与此同时，先进工艺节点虽使晶体管的单位成本下降，但使设计的复杂度不断增加，从而提高了设计成本。根据 IBS 报告，以先进工艺节点处于主流应用时期的设计成本为例，工艺节点为 28nm 时，单颗芯片设计成本约为 0.41 亿美元，而工艺节点为 7nm 时，设计成本则快速升至约 2.22 亿美元。较高的设计成本，给芯片设计公司带来了较大的设计挑战。

成熟的 ARM 生态系统可以降低芯片开发成本，降低开发周期。SOC 芯片设计开发成本拆解为 IP 资格， SOC 芯片设计、验证、物理设计、软件、原型、验证/测试，其中 SOC 设计、验证、物理设计、软件四类分别占比为 20%、28%、18%、25%，四类成本占比总计为 91%，IP 核生态可以帮助降低芯片设计成本，以 ARM 生态为例，28nm SOC 的开发成本下降至接近 2000 万美元，较无 ARM 生态的成本下降 50%以上。同时 IP 的复用可以大幅度降低开发周期，避免重复劳动，设计周期由原来的 3-4 年降低至 1.5-2 年。

三、Chiplet 异构集成突破瓶颈，有望成为公司第二发展曲线

3.1 集成电路发展受到“四堵墙”制约

万物感知、万物互联和万物智能推动计算技术进入新一轮高速发展期。（1）数据产生和处理量更大：据 IDC 预测，未来三年全球新增的数据量将超过过去 30 年的总和。到 2024 年，全球数据总量将以 26%的年均复合增长率增长到 142.6ZB。这些趋势将导致数据存储、数据传输和数据处理需求呈指数级增长，从而不断提升对算力资源的使用价值。（2）算力性能和需求更高。计算场景创新亟需芯片更强算力的支撑，例如 OpenAI 的研究显示，2012 年-2018 年，人工智前模型训练上的算力需求在 6 年内增长超过 30 万倍。（3）算力应用场景更丰富。场景多样化包括自动驾驶、超算中心、VR 游戏、AI 训练模型等，需求多样化包括应用类型多样化和算力部署泛在化。

当前集成电路的发展受“四堵墙”（“存储墙”“面积墙”“功耗墙”和“功能墙”）制约，以芯粒（Chiplet）异质集成为核心的先进封装技术，将成为集成电路发展的关键路径和突破口。（1）存储墙：传统的冯诺依曼结构将计算与存储分开，数据传输带宽限制大算力发挥，计算单元空转是造成芯片性能瓶颈的主要原因之-。为了突破“存储墙”，业界提出了存内计算和近存计算两种技术途径，其中存内计算的能效高、精度低；近存计算的算力高、精度高，它是一种基于先进封装的技术途径，通过超短互连技术，可实现存储器和处理器之间数据的近距离搬运。（2）面积墙：当前最先进的极紫外光刻机的最大光罩面积为 858 mm2（26 mm×33 mm），芯片尺寸受限于光刻机的光罩极限，可用内核占比下降明显，通过新进封装技术集成多颗芯片是突破面积墙的一种有效方案。（3）功耗墙：近年来单个 GPU 和 CPU 的热设计功耗（Thermal Design Power, TDP）逐年增大。2024 年单个 GPU 的 TDP 将突破千瓦级，由多个 GPU 芯片和高带宽存储器（High Bandwidth Memory, HBM）阵列组成的系统，TDP 可能突破万瓦级，热设计者将面临极大的挑战，为突破“功耗墙”，迫切需要采用更先进的冷却技术。（4）功能墙：单一衬底可实现的功能有限，为突破“功能墙”，可通过多芯片异质集成技术，将传感、存储、计算、通信等不同功能的元器件集成在一起，实现电、磁、热、力等多物理场的有效融合。

3.2 Chiplet 异构集成是高性能芯片发展趋势

增大芯片尺寸可增多晶体管数量，但芯片良率随尺寸的增大而降低。增大芯片尺寸可增多晶体管数量，从而可以集成更复杂的微体系结构、更多的片上存储器以及更多的内核，提高芯片性能。然而，芯片尺寸受限于光罩极限，且芯片良率随尺寸的增大而降低。当芯片面积从 213 mm2 增至 777 mm2 时，良率降低了 33%，另外，根据 ODSA 工作组报告研究表明，大型裸片会带来芯片制造良率降低的问题，通过对比两个裸片，一个 10 ×10，另一个是 20×20，每 300 毫米晶圆的中，四个 10×10 裸片良率会比 20×20 裸片高达 29%。

芯片设计成本随着制程提升不断增加，5nm 制程高达 5 亿美元以上。从先进工艺设计成本来看，根据第三方半导体研究机构 Semi engineering 计算，28 纳米制程的开发费用大约为 5130 万美元，到 16 纳米制程需要投入 1 亿美元，到 5 纳米制程节点，这个费用达到 5.42 亿美元。如果按照接近两倍涨幅测算，在 2 纳米制程上，开发费用可能会将近 20 亿美元。设计费用包括 IP 授权、软件、确认、验证、架构等环节。

“Chiplet”三维异构集成有了新能力。（1）狭义的 Chiplet：通过先进封装形式将多颗小芯片组合，小芯片与小芯片之间带宽低，最终形态仍为多颗芯片封装。（2）HITOC（Heterogeneous Integration Technology on Chip）：通过封装和混合键合等不同方式实现，最终将多颗“小芯片”合为一个整体。（3）理想形态：芯片和芯片之间 1/O 达到百万级，最终形态为一颗单独且功能完整的新芯片。

Chiplet 是一种可平衡计算性能与成本，提高设计灵活度，且提升 IP 模块经济性和复用性的新技术。Chiplet 实现原理如同搭积木一样，把一些预先在工艺线上生产好的实现特定功能的芯片裸片，通过先进的集成技术（如 3D 集成等）集成封装在一起，从而形成一个系统芯片。

SoC 向 Chiplet 技术“改道”是发展趋势。通过第二代 AMD EYPC Chiplet 性能与成本评估，Zen 2 架构是将 IO 从 Core 芯片里分离出来，IO 采用 14nm 工艺，Core 采用 7nm 工艺；7nm＋14nm Chiplet 与 7nm SoC 相比， 48 核可节约 100％成本，16 核节约 40％成本。

3.3 Chiplet 三维异构集成应用广泛

三维异构集成芯片结构组合可以多样，可以由 Logic、DRAM、SRAM、New Memory、Flash、Sensor、 Analog、Power device 等根据需求不同的组合，以三维异构集成 Chiplet 结构可以广泛应用与高性能计算、自动驾驶、高带宽存储器等应用。

随着算力需求增加，Chiplet 市场规模快速增长。先进封装市场规模将从 2021 年的 302 亿美元增加到 2027 年的 617 亿美元，其中 Chiplet 份额将从将从 24%提升至 39%，对应市场规模分别为 73.7 亿美元、239.1 亿美元，复合增长率为 26.54%。

3.3.1 人工智能驱动高性能计算市场持续增长

高性能计算（High-performance computing，HPC）是一个计算机集群系统，它通过各种互联技术将多个计算机系统连接在一起，利用所有被连接系统的综合计算能力来处理大型计算问题，所以又通常被称为高性能计算集群。HPC 提供了超高浮点计算能力解决方案，可用于解决计算密集型、海量数据处理等业务的计算需求，如科学研究、气象预报、计算模拟、军事研究、CAD/CAE、生物制药、基因测序、图像处理等，缩短需要的大量计算时间，提高计算精度。近年来，IT 行业的扩张、虚拟化的进步以及对混合高性能计算解决方案的需求增长推动超算市场规模日益扩张。受益于其以更高的速度处理大量数据的能力，HPC 系统受到政府机构、国防机构、学术机构、能源公司和公用事业单位广泛采用。根据 Hyperion Research 的统计数据，2022 年全球 HPC 整体市场（服务器、存储、云、服务、中间件、应用）规模达到 372.60 亿美元，同比增长 7.08%，其中服务器占比为 41%，其次存储位 17%，云占为 17%，随着未来需求增长，2026 年 HPC 整体市场规模将达到 521.95 亿美元。 HPC 增长最快的是 HPC Cloud（云），2022 年全球 HPC 云上支出市场规模达到 63.04 亿美元，同比增长 23.61%，未来 5 年，Hyperion Research 预测增长率保持在 17.6%。

人工智能的发展将对算力提出更高要求，算力网络基础设施需求有望持续提升。根据中国信通院数据，2021 年全球计算设备算力总规模达到 615EFlops（每秒浮点运算次数），同比增长 44%，其中基础算力规模为 369EFlops，智能算力规模为 232EFlops，超算算力规模为 14EFlops，预计 2030 年全球算力规模将达到 56ZFlps，平均年均增长 65%。

我国智能算力规模持续高速增长，2021 年智能算力规模已经超过通用算力。根据中国信通院数据，我国计算设备算力总规模达到 202EFlops，全球占比约为 33%，保持 50%以上的高速增长态势，增速高于全球，其中智能算力增长迅速，增速为 85%，在我国算力中的占比超过 50%。

3.3.2 自动驾驶等级迭代带来算力需求

自动驾驶需求的增加正在推动对先进工艺的需求，并将显著增加高级驾驶辅助系统（ADAS）/自动驾驶（AD）芯片的市场规模。ADAS/AD 处理器的计算能力必须满足相应自动驾驶级别的要求；Level 2 ADAS/AD 芯片的 TOPS（每秒万亿次操作）一般在 10 到 100 之间，Level 3 的 TOPS 在 150 到 200 之间，Level 4/Level 5 的 TOPS 超过 400，将达到 1000+。每个级别根据功能进一步划分：Level 2 功能仅包括自适应巡航控制(ACC)和车道保持系统(LKS)，并且可以通过只有 10 TOPS 的 SoC 来实现。高级 Level 2 可能需要高达 75TOPS 才能实现高级 ACC，这可以保持车道中心并在即将到来的弯道处预先控制速度。

Level2 市场份额到 2024 年将达到 60%，联发科联合英伟达共同定义 AI 智能座舱方案。全球 ADAS/ADSoC 市场预计到 2030 年将达到 300 亿美元，2022 年至 2027 年间的复合年增长率为 26.3%。Level 2 类别的 SoC 在 2022 年将拥有 44.4% 的收入市场份额，由于安全要求的提高和组件价格的下降，到 2024 年将达到 60% 的历史新高。Level 3 AD 系统需要几年时间才能获得公众的信任，但到 2027 年，它们将取代 Level 2 作为标准。与 Level 3 SoC 相比，Level 4 SoC 具有更大的计算能力和带宽，可以处理更高分辨率的图像并做出快速响应。因此，Level 4 SoC 的进入门槛和成本远高于 Level 3 SoC，因此它们将主要用于豪华车和机器人出租车。2023 年 5 月 29 日，联发科宣布与英伟达合作，共同为软件定义汽车提供完整 AI 智能座舱方案。其中，联发科将开发集成英伟达 GPU 芯粒（chiplet）的汽车 SoC，搭载英伟达 AI 和图形计算 IP。该芯粒支持互连技术，可实现芯粒间流畅且高速的互连互通。英伟达在汽车自动驾驶领域存在感较强，早期产品包括 Xavier、Orin 等。2022 年 9 月，英伟达发布新一代自动驾驶芯片 Thor，以取代 Orin，算力可达 2000 TOPS，可实现舱驾一体，成为汽车的中央计算单元。

3.3.2 高带宽存储器 HBM 突破“存储墙”限制

ChatGPT 已经从下游 AI 应用火到了上游芯片领域，在将 GPU 等 AI 芯片推向高峰的同时，也极大带动了市场对新一代内存芯片 HBM（高带宽内存）的需求。HBM（High Bandwidth Memory，高带宽内存）是一款新型的 CPU/GPU 内存芯片，其实就是将很多个 DDR 芯片堆叠在一起后和 GPU 封装在一起，实现大容量，高位宽的 DDR 组合阵列。

HBM 具有更高带宽、可扩展更大容量、更低功耗、更小体积、更高传输速率等优点。更高的带宽：存储器的“存储墙”限制了计算芯片性能的发挥，第 5 版图形用双倍数据传输率存储器（GDDR5）的带宽极限为 32GB/s，由逻辑芯片和多层 DRAM 堆叠而成的 HBM 技术突破了带宽瓶颈， HBM1 和 HBM2 的带宽分别为 128GB/s 和 256GB/s，HBM3 最高带宽 819GB/s，HBM3E 带宽甚至达到了 1TB/s。可扩展更大容量：HBM 的单层 DRAM 芯片容量可扩展，HBM 通过 4 层、8 层以至 12 层堆叠的 DRAM 芯片，可实现更大的存储容量；HBM 可以通过 SiP 集成多个 HBM 叠层 DRAM 芯片，从而实现更大的内存容量。SK Hynix 最新的 HBM3 堆栈容量可达 24GB。更低功耗：由于采用了 TSV 和微凸块技术，DRAM 裸片与处理器间实现了较短的信号传输路径以及较低的单引脚 I/O 速度和 I/O 电压，使 HBM 具备更好的内存功耗能效特性。相对于 GDDR5 存储器， HBM2 的单引脚 I/O 带宽功耗比数值降低 42%。更小体积：当片外存储从并排布局图形用双倍数据传输率（Graphics Double Data Rate, GDDR）存储器转为三维堆叠 HBM，容量为 1 GB 时，HBM 模组占用面积减少 94%。更高传输速率：HBM 每一次更新迭代都会伴随着处理速度的提高。引脚（Pin）数据传输速率为 1Gbps 的第一代 HBM，发展到其第四代产品 HBM3，速率则提高到了 6.4Gbps，即每秒可以处理 819GB 的数据。也就是说，下载一部片长达 163 分钟的全高清（Full-HD）电影（5GB）只需 1 秒钟。这与上一代 HBM2E（3.6Gbps）相比，速率翻了一番。

四、IP 复用性和多样性优点，带来 SoC 芯片和 Chiplet 技术革新

4.1 Chiplet 新时代开启，带来 IP 新型复用模式

Chiplet 的新时代正在开启，IP 新型复用模式到来。Chiplet 在继承了 SoC 的 IP 可复用特点的基础上，更进一步开启了 IP 的新型复用模式，即硅片级别的 IP 复用。属于 Chiplet 的新时代正在开启，设计厂商对自己设计的 Chiplet 进行自重用和自迭代，同时工艺逐渐成型，互联标准日趋统一。预计到 2027 年，Chiplet 生态将进入成熟期，真正进入 IP 硬化时代，主要有四个重要角色参与 Chiplet 生态链：EDA 供应商，IP 厂商，封装厂，Fab 厂。尤其对于 IP 供应商而言，基于 IP 复用的模式，设计能力较强的 IP 供应商有潜力演变为 Chiplet 供应商。而 IP 供应商也需要具备高端芯片的设计能力，以及多品类的 IP 布局和平台化的运作能力，以上都对 IP 供应商提出了更高的要求。

目前，已有 AMD、英特尔、台积电为代表的多家集成电路产业链领导厂商先后发布了量产可行的 Chiplet 解决方案、接口协议或封装技术，芯原已经成为大陆首批加入 UCIe 联盟的企业之一。其中，AMD 已经率先实现 Chiplet 量产。此外，行业内以 ODSA、DARPA 的 CHIPS 项目等为代表的相关组织或战略合作项目也开始着手制、定 Chiplet 行业标准，促进 Chiplet 生态系统的形成。2022 年 3 月 2 日，英特尔、AMD、ARM、高通、台积电、三星、日月光、Google 云、Meta(Facebook)、微软这十家行业领导企业共同成立了 Chiplet 标准联盟，正式推出了通用 Chiplet 的高速互联标准“Universal Chiplet Interconnect Express”，简称“UCIe”，旨在定义一个开放的、可互操作的标准，用于将多个 Chiplet 通过先进封装的形式组合到一个封装中。

系统厂商和互联网公司芯片定制需求明显。随着市场竞争的加剧，终端电子产品如手机、相机及平板电脑等生产厂商开始面对功能多样化挑战及成本压力，进而需要定制符合其特定应用环境下的高性能及低功耗的芯片，因此越来越多的系统厂商和互联网公司加入了定制芯片的行业，以应对产业升级、竞争加剧及核心技术国产化的挑战。例如过去几年半导体行业在服务汽车产业链时，传统模式是垂直序列的方式，IP 供应商线性服务于汽车芯片设计公司，芯片公司提供技术给 Tier1，然后给主机厂，但现在整个产业交叉互动程度逐渐提高，半导体 IP 企业通常与整个汽车产业链中的其他企业进行广泛的互动和合作，以满足市场需求并推动技术进步。整个生态系统开始彼此深度依赖，上下游协同效应的作用进一步提升。同时，核心 IP 供应商将成为重要的技术领导者和生态建设者。

4.2 持续投入芯片定制研发，提高 FinFET 和 FD-SOI 工艺能力

为继续延续摩尔定律的演进，传统 COMS 工艺逐步演进具有竞争力的 FDSOI 和 FinFET 两条技术路线。从 20 世纪 80 年代到 2010 年前后，体硅等传统 CMOS 工艺在半导体器件微缩的过程中发挥了重要作用。但在 20nm 节点，体硅 CMOS 对电流控制能力明显下降，漏电率相应提高。为了延续摩尔定律，2001 年，加州大学伯克利分校的 Chenming Hu 教授等提出了 FinFET 和 FD-SOI 两种解决方案，以将 CMOS 工艺技术扩展到 20nm 以下。其中，FinFET 采用 3D 架构，可大幅改善电路控制并减少漏电流，以及大幅缩短晶体管的栅长。 2011 年，英特尔推出其第一代 FinFET 工艺产品——22nm 的 Ive Bridge 处理器。而 FD-SOI 具有超薄的全耗尽通道，以实现更好的栅极控制，但其顶层硅厚度均匀性必须保证在几个原子层内。2012 年，意法半导体宣布其克罗勒工厂已经具备 28nm FD-SOI 制程量产能力。之后格罗方德、三星陆续实现了 22nm、18nm FD-SOI 的投产。

随着工艺节点的演进，公司持续进行芯片定制技术的研发，不断提高基于 FinFET 和 FD-SOI 先进工艺节点上的芯片设计能力。公司自 2005 年开展首颗从规格定义到设计流片的芯片定制服务业务以来，分别于 2005 年成为 ARM 认证的中国大陆首家设计中心，2007 年获得 PowerPC 授权，2009 年完成了基于 IBM 90nm CMOS 工艺的网络交换机芯片流片，并于同年完成了中国大陆首批基于 ARM Cortex-M0 的 SoC 设计，随后分别在 2012 实现了 40nm 和 28nm 的芯片设计和流片。2016 年，公司实现了先进的 22nm FD-SOI 和 14nm FinFET 的芯片设计和流片，随后在 2017 年实现了 28nm FD-SOI 和 10nm FinFET 的芯片设计和流片。2018 年，三星宣布 7nm EUV 芯片进入量产时，芯原是三星先进晶圆代工生态系统（SAFETM）合作伙伴中，唯一被提及的芯片设计类合作伙伴。

随着制造工艺的发展，设计流程的复杂度显著增加。针对不同的晶圆厂和工艺节点，需要定义相应的设计流程、设计方法论，并通过实际流片来验证。芯原股份现有设计技术既可以支持传统 28nmCMOS，也可以支持先进的 14/10/7/5nmFinFET 及 28/22nmFD-SOI 工艺节点的设计和实现；在 22nmFD-SOI 上实现的自适应衬底偏置电压技术，对超低功耗 IoT 应用有显著效果。FinFET 具有高计算性能的特点，适用于云服务、高性能计算、人工智能等需要长时间保持高计算性能的应用；FD-SOI 具有低功耗、低成本和可集成射频和存储的优势，适用于物联网、通讯、传感器、自动驾驶等待机时间较长，偶尔需要高性能，但更多地强调低功耗和高集成的应用。

4.3 提供 SiPaaS 模式服务，IP 平台蓄势待发

芯原的主要经营模式为芯片设计平台即服务（Silicon Platform as a Service，SiPaaS®）模式（以下简称 “SiPaaS 模式”）。公司与芯片设计公司经营模式亦有一定差异，通常行业内芯片设计公司主要以设计并销售自有品牌芯片产品而开展业务运营。SiPaaS 模式并无自有品牌的芯片产品，而是通过积累的芯片定制技术和半导体 IP 技术为客户提供一站式芯片定制服务和半导体 IP 授权服务，而产品的终端销售则由客户自身负责。该种经营模式使得公司集中力量于自身最为擅长的技术授权和研发平台输出，市场风险和库存风险压力较小。SiPaaS 模式具有平台化、全方位、一站式三个主要特点，这三个特点分别带来了可复用性、应用领域扩展性、可规模化的独特优势，这些优势共同形成了芯原较高的竞争壁垒。

公司的客户群体逐步转变，系统厂商、互联网企业及云服务提供商占比增加。随着市场竞争的加剧，终端电子产品如手机、相机及平板电脑等生产厂商开始面对功能多样化挑战及成本压力，进而需要定制符合其特定应用环境下的高性能及低功耗的芯片，因此越来越多的系统厂商和互联网公司加入了定制芯片的行业，以应对产业升级、竞争加剧及核心技术国产化的挑战。芯原拥有先进的芯片定制技术、丰富的 IP 储备，延伸至软件和系统平台的设计能力，以及长期服务各类客户的经验积累，成为了系统厂商、互联网公司和云服务提供商首选的芯片设计服务合作伙伴之一，服务的公司包括三星、谷歌、亚马逊、百度、腾讯、阿里巴巴等国际领先企业。截止到 2023 年中报，公司来自系统厂商、互联网企业和云服务提供商客户的收入占总收入比重 44.31%，上述客户群体贡献的收入同比增加 4.42%。

芯原股份本身的业务已经是 Chiplet 方向中的一环，且成为 Chiplet 的重要助力。公司近年来一直致力于 Chiplet 技术和生态发展的推进。通过“IP 芯片化，IP as a Chiplet”、“芯片平台化，Chiplet as a Platform”，以及进一步延伸的“平台生态化，Platform as an Ecosystem”，来促进 Chiplet 的产业化。Chiplet 主要适用于大规模计算和异构计算。公司认为，自动驾驶域处理器，数据中心应用处理器和平板电脑应用处理器将是 Chiplet 率先落地的三个领域，这三个领域也是公司多年来积极布局的领域。上述三个应用领域对图形处理器 GPU IP、神经网络处理器 NPU IP、视频处理器 VPU IP 等均有很大的需求，而且对半导体工艺的要求也较高。

公司重点布局高端应用处理器平台、数据中心视频转码平台、模数混合 IP 等平台：（1）运用先进内存方案与 Chiplet 技术，推出高端应用处理器平台，性能堪比国际大厂，主打平板和笔记本处理器芯片千亿级市场；（2）AI 视频转码平台聚焦互联网视频应用，实现高密集度视频解码与编码，并增加了高性能的多核 RISC-V CPU 和硬件加密引擎。（3）基于格罗方德 22nm FDSOI 工艺的高速接口及模拟 IP 平台，IP 均通过硅验证及格罗方德的 CPA 认证，部分 IP 已经得到量产验证。

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）