DRAM结构图
数据来源：AMAT官网、Semianalysis、36氪，中泰证券研究所
查看原文相关图表
- DRAM和NAND的存储单元结构
数据来源：三星、ASML2018Presentation，中泰证券研究所2025-02-21 - DRAM容量升级的速率放缓
数据来源：ICKnowledge、IEEE、Techinsights，中泰证券研究所2025-02-21 - DRAM总位元出货量/DRAM芯片出货量
数据来源：ICKnowledge、IEEE、Techinsights，中泰证券研究所2025-02-21 - DRAM单位容量价格处于下降趋势
数据来源：Techinsights、AI IMPACTS，中泰证券研究所2025-02-21 - DRAM通过制程迭代提升容量密度
数据来源：Techinsights、AI IMPACTS，中泰证券研究所2025-02-21 - 3类封装级3DDRAM的性能对比
数据来源：紫光国芯、华邦，中泰证券研究所整理2025-02-21 - CUBE性能
数据来源：华邦，中泰证券研究所2025-02-21 - CUBE适用于边缘运算
数据来源：华邦，中泰证券研究所2025-02-21 - 大陆存储公司布局情况
数据来源：各公司官网、SIA等，中泰证券研究所2025-02-21 - 爱普存储的WOW3D堆叠DRAM
数据来源：爱普科技官网，中泰证券研究所2025-02-21 - SeDRAM性能对比
数据来源：IEEE，中泰证券研究所2025-02-21 - 逻辑电路、I/O等都在Logic芯片上
数据来源：IEEE，中泰证券研究所2025-02-21 - 混合键合具有更短层间互联
数据来源：EVG，中泰证券研究所2025-02-21 - DRAM竞争格局
数据来源：Trendforce，Yole，中泰证券研究所2025-02-21 - HBM迭代情况（参考海力士官网）
数据来源：海力士，中泰证券研究所2025-02-21 - HBM3 Microbump参数 图表：HBM成品的长宽高参数
数据来源：JEDEC，中泰证券研究所2025-02-21 - HBM高带宽
数据来源：AMAT，海力士，Synopsys，中泰证券研究所2025-02-21 - 不同代际HBM的Bump间距与互联技术
数据来源：DAUM、NEWSIS，中泰证券研究所2025-02-21 - HBM（4层DRAM+1层逻辑）3D封装成本划分（99.5%键合良率）
数据来源：海力士、3DIncites、《先进封装与异构集成》，中泰证券研究所2025-02-21 - HBM兼顾带宽和容量
数据来源：海力士，Synopsys，中泰证券研究所2025-02-21 - 云端芯片的存储器使用情况
数据来源：Semiconductor Engineering、各公司官网等，中泰证券研究所2025-02-21 - 存算一体三个类别
数据来源：中国移动研究院，中泰证券研究所2025-02-21 - 数据的传输功耗大
数据来源：知存科技等，中泰证券研究所2025-02-21 - 不同代的内存带宽以及峰值算力
数据来源：Medium，中泰证券研究所2025-02-21 - 模型参数量增长趋势（红线）VS单GPU内存扩展趋势（绿线）
数据来源：Medium，中泰证券研究所2025-02-21 - 处理器和存储器速度失衡
数据来源：elecfans，智东西，中泰证券研究所2025-02-21 - 1960～2020年人工智能计算复杂度变化
数据来源：elecfans，智东西，中泰证券研究所2025-02-21 - 三大家EUV光刻机使用情况
数据来源：Techinsights，Semiconductor degest，中泰证券研究所2025-02-21 - 3类封装级3DDRAM的对比
数据来源：IEEE、海力士、三星、华邦、紫光国芯等，中泰证券研究所整理2025-02-21 - Bump技术的发展趋势
数据来源：《高端性能封装技术的某些特点与挑战》，Besi官网，中泰证券研究所2025-02-21 - HBM竞争格局（2023）
数据来源：Trendforce，Yole，中泰证券研究所2025-02-21
图表属性
- 数据类型：其他
- 行业分类：科技传媒
- 发布日期：2025-02-21
- 文件格式：PNG、XLSX